

# Цифровая вычислительная машина для современных малогабаритных бортовых радиолокационных станций

А. В. Марьясин, И. Н. Маниленко, М. А. Михайлов, И. А. Перов,  
О. Ф. Самарин, В. Ю. Савостьянов, Е. М. Ильин

Проведён анализ требований потребителей бортовой цифровой вычислительной машины, предназначенной для использования в малогабаритных многофункциональных БРЛС, и сформированы технические требования к БЦВМ. Проведена оценка применимости отечественных микропроцессоров для использования в БЦВМ. Предложена архитектура и конструкция БЦВМ.

*Ключевые слова:* бортовая цифровая вычислительная машина, архитектура БЦВМ, производительность микропроцессоров.

## 1. Введение

Малогабаритные бортовые радиолокационные станции (МБРЛС) становятся неотъемлемой частью бортового радиоэлектронного оборудования (БРЭО) современных беспилотных летательных аппаратов (БЛА), а также малоразмерных самолетов и вертолетов военного и гражданского назначения. Одной из важных составных частей, определяющих информационные возможности МБРЛС, является бортовая цифровая вычислительная машина (БЦВМ), решающая следующие задачи:

- управление МБРЛС;
- прием радиолокационных сигналов и данных;
- обработка радиолокационных сигналов и данных;
- формирование и передача необходимой информации потребителю.

Для решения перечисленных задач БЦВМ должна обеспечивать:

- поддержку жесткого реального времени функционирования – способность системы принимать, обрабатывать и передавать обработанные данные согласно циклограмме работы БРЛС;
- высокую производительность и поддержку сложной обработки больших объемов информации;
- поддержку внешних интерфейсов, в том числе сетевых, с возможностью их модификации;
- модульность исполнения с возможностью быстрой замены неисправных модулей;
- унификацию аппаратно-программных средств;
- высокую надежность.

Следует также учитывать, что в случае применения МБРЛС в объектах военной техники в БЦВМ должна использоваться преимущественно российская элементная база.

## 2. Технические требования к БЦВМ

В ходе выполнения серии работ АО «ИТМиВТ» начиная с 2011 г. были сформулированы технические требования к БЦВМ, представленные в табл. 1.

Таблица 1. Технические требования к БЦВМ

Наименование параметра	Значение
Производительность БЦВМ (при работе с вещественными 32 разрядными числами), не менее, GFLOPS	16
Объем ОЗУ, не менее, Гбайт	4
Набор внешних интерфейсов БЦВМ	<ol style="list-style-type: none"> <li>1. GigabitEthernet (один канал)</li> <li>2. МКИО по ГОСТ Р 52070-2003 с резервированием (два канала)</li> <li>3. RS 485 (два канала)</li> <li>4. Аналоговые каналы передачи радиолокационных сигналов с частотой дискретизации не менее 160 МГц и отношением сигнал/шум 70 дБ (4 канала)</li> </ol>
Рабочая температура среды, °С	–60 ... +55
Случайная широкополосная вибрация: – диапазон частот, Гц – спектральная плотность, $(\text{м}^2/\text{с}^4)/\text{Гц}$ ( $\text{г}^2/\text{Гц}$ )	<p>10 – 2000</p> <p>0.96 (0.01)</p>
Синусоидальная вибрация: – диапазон частот, Гц – амплитуда ускорения, $\text{м}/\text{с}^2$ (g)	<p>10 – 150</p> <p>29.4 (3)</p>
Потребляемая мощность по питанию от сети 27 В, Вт, не более	75
Габариты (Д x Г x В), мм, не более	280 × 230 × 110
Масса, кг, не более	5.5
Средняя наработка на отказ в полете, ч, не менее	9000

## 3. Структура БЦВМ

Как известно, одна из главных составляющих вычислительной машины – это центральный процессор, основой которого является микропроцессор (МП). Правильный выбор МП является важным и ответственным шагом при создании специализированного вычислителя. В особенности это актуально для бортовых радиоэлектронных систем БЛА, где жёсткие требования к эффективности вычислителя сочетаются с не менее жёсткими требованиями к его массе, габаритам и энергопотреблению. Поэтому на начальном этапе разработки был проведён сравнительный анализ архитектур и характеристик современных российских МП, основные параметры которых приведены в табл. 2.

Таблица 2. Основные параметры отечественных микропроцессоров

Разработчик	Микропроцессор	Тактовая частота, МГц	Производительность, GFLOPS	Потребляемая мощность, Вт	Температурный диапазон, °С	GFLOPS/Вт
ЗАО «МЦСТ»	1891BM7	500	16 (без DSP)	25	от -60 до +85	0.64
АО НПЦ «Эльвис»	1892BM2я	80	0.48	1,5	от -60 до +85	0.32
АО НПЦ «Эльвис» с 2016 г.	1892BM7я	200	6.4	2,5	от -60 до +85	2.56
ФГУ ФНЦ НИИСИ РАН	1890BM2Т	82.5	0.33	4.2	от -60 до +90	0.07
ФГУ ФНЦ НИИСИ РАН	1890BM6Я	200	2.4	20	от -60 до +85	0.12
ФГУ ФНЦ НИИСИ РАН	1890BM7Я	200	4	8	от -60 до +85	0.5

Следует отметить особенности архитектуры микропроцессора «Эльбрус-2С+» ЗАО «МЦСТ». Структурная схема микропроцессора «Эльбрус-2С+» приведена на рис. 1 [1].




Рис. 1. Структурная схема микропроцессора Эльбрус-2С+

МП содержит шесть процессорных ядер двух типов. Два – Core 0 и Core 1 с архитектурой «Эльбрус» и четыре ядра цифровой обработки DSP0-DSP3 с архитектурой QElcore-09.

Преимуществом архитектуры «Эльбрус» является возможность при компиляции каждого фрагмента программы предопределить максимальное распараллеливание вычислительного процесса на всем пуле аппаратных ресурсов, которое базируется на использовании широкого командного слова. Широкое командное слово содержит набор операций, которые одновременно дешифрируются и параллельно выполняются – каждая в своем отдельном конвейере. Считается, что компилятор способен более эффективно проанализировать исходный код, чем аппаратура предсказаний RISC процессоров. Поэтому в архитектуре «Эльбрус» больше работающих параллельно конвейеров, чем в традиционных архитектурах.

Возможности архитектуры «Эльбрус»:

- 6 каналов АЛУ, работающих параллельно;
- широкое командное слово с возможностью выполнения до 23 операций за такт;

- аппаратная поддержка циклов, в том числе с конвейеризацией;
- регистровый файл 256 84-разрядных регистров;
- предикатный файл;
- поддержка спекулятивного режима выполнения команд;
- предварительная подкачка кода в направлении ветвления, а также его первичная обработка на дополнительном конвейере;
- предварительная подкачка массивов;
- выполнение циклов методом программного конвейера.

Все вышеперечисленные возможности позволяют эффективным образом загружать вычислительные конвейеры процессора. В табл. 3 приведены технические характеристики процессорных ядер «Эльбрус» [1].

Таблица 3. Технические характеристики процессорных ядер «Эльбрус»

Наименование параметра	Значение
Тактовая частота, МГц	500
Производительность на ядро операции с плавающей точкой одинарной точности, GFLOPS	8
Емкость кэш памяти команд/данных/уровня 2, байт на ядро	64K/64K/1M

Каждое из четырех DSP-ядер представляет собой ядро сопроцессора-акселератора сигнальной обработки. Оно имеет гарвардскую архитектуру с внутренним параллелизмом по потокам обрабатываемых данных и предназначено для обработки информации в форматах с фиксированной и плавающей точкой. Система инструкций, реализующих параллельно несколько вычислительных операций и пересылок, 7-фазный программный конвейер и гибкие адресные режимы позволяют реализовать алгоритмы сигнальной обработки с высокой производительностью. Каждое DSP-ядро функционирует под управлением универсальных процессорных ядер. В табл. 4 приведены технические характеристики DSP кластера [1].

Таблица 4. Технические характеристики DSP кластера

Число процессорных ядер для обработки цифровой сигнальной информации	4
Производительность четырех ядер: – млрд.оп./с, не менее	15
– пиковая на операциях с плавающей точкой, GFLOPS	12
Ёмкость общего прямоадресуемого ЗУ данных, Кбайт	512
Ёмкость ЗУ программ одного ядра, Кбайт	32

При сравнении вычислительной эффективности ядер «Эльбрус» и ядер «QElcore-09» можно сделать вывод о большой эффективности ядер типа «Эльбрус» на арифметических операциях. Кроме того, стоит отметить объем кэш памяти ядер типа «Эльбрус» по сравнению с емкостью ЗУ программ кластера DSP.

### Сравнение вычислительной эффективности микропроцессоров

Как известно, вычислительная эффективность МП – это достаточно сложное и многоплановое понятие, во многом зависящее от характера выполняемых действий. В общем слу-

чае для её оценки, как правило, осуществляют ряд тестов, где выполняются определённые операции – математические, архивации, чтения/записи и т.д. Если речь идёт о применении МП в вычислителях МБРЛС, то это понятие сводится к показателям при решении конкретных радиолокационных задач, представляющих собой последовательность разнородных операций (чтения, преобразования, записи и пр.) над массивами комплексных и вещественных отсчётов принятых сигналов. При этом обработка реальных радиолокационных сигналов представляет собой ряд этапов, часть из которых выполняется в жёсткой временной диаграмме (первичная обработка), а другая – после набора всей необходимой информации (вторичная обработка).

В качестве тестовой задачи был выбран алгоритм первичной обработки сигналов при картографировании с реальным лучом антенны, выполняемый в реальном времени. Он состоял из последовательности функций (этапов обработки) и включал в себя следующий набор арифметических, тригонометрических и логических векторных операций:

- расчет опорных функций цифрового гетеродина;
- поиск максимума модуля во входных массивах;
- вычитание постоянной составляющей;
- умножение массивов на опорные функции;
- дополнение массивов нулями до 2048 отсчётов;
- быстрое преобразование Фурье (БПФ) на 2048 точек;
- умножение массивов на внешнюю опорную функцию;
- обратное БПФ на 2048 точек;
- некогерентное суммирование.

Входные данные представляли собой двумерный массив размерностью  $16 \times 1280$  комплексных отсчётов формата short по каждой квадратурной составляющей. На выходе формировался массив размерностью 1024 вещественных отсчётов формата float. При этом использовались высокопроизводительные библиотеки МП, а также директивы компилятора, задающие уровень оптимизации О3.

В качестве критерия использовалось время выполнения тестовой задачи на одном ядре МП. Также оценивалась реально полученная производительность ядра, его вычислительная эффективность как отношение реально полученной к пиковой производительности ядра и прогнозируемая реальная производительность ядра в пересчёте на одинаковую тактовую частоту 1 ГГц. В табл. 5 представлены результаты выполнения тестовой задачи.

Для сравнения были выбраны два российских МП – 1890ВМ7Я («Комдив-128») и 1891ВМ7Я («Эльбрус-2С+»), а также МП TMS320C6678 разработки фирмы Texas Instruments (США) [2]. При тестировании микропроцессора «Эльбрус-2С+» использовались только ядра типа «Эльбрус».

Таблица 5. Результаты выполнения тестовой задачи

Параметр	«Комдив-128» 1890ВМ7Я	«Эльбрус-2С+» 1891ВМ7Я	TMS320C6678
Разработчик	ФГУ ФНЦ НИИСИ РАН (РФ)	ЗАО «МЦСТ» (РФ)	Texas Instruments (США)
Тактовая частота, МГц	125	500	1000
Количество ядер	1	2	8
Организация ОЗУ	DDR2	DDR2	DDR3
Пиковая производительность, GFLOPS:			
– на ядро	2.5	8	8
– суммарная	2.5	16 (без DSP)	64
Время выполнения тестовой	12.5	2.12	2.64

Параметр	«Комдив-128» 1890BM7Я	«Эльбрус-2С+» 1891BM7Я	TMS320C6678
задачи, мс			
Реальная производительность ядра, GFLOPS	0.44	2.74	2.10
Вычислительная эффективность ядра, %	17.6	34.3	26.3
Производительность ядра в пересчёте на тактовую частоту 1 ГГц, GFLOPS	3.52	5.48	2.10

Из таблицы видно следующее:

1) с точки зрения времени и, соответственно, реальной производительности ядра при выполнении данной тестовой задачи наилучший результат демонстрирует МП 1891BM7Я, несколько худший – МП TMS320C6678, а самый плохой – МП 1890BM7Я;

2) МП 1891BM7Я продемонстрировал вычислительную эффективность в 1.3 раза большую, чем МП TMS320C6678 и почти в 2 раза большую, чем МП 1890BM7Я;

3) приведённая реальная производительность ядра в пересчёте на одинаковую тактовую частоту 1 ГГц у МП 1891BM7Я выше примерно в 2.5 раза, чем у МП 1890BM7Я, и в 1.6 раза, чем у TMS320C6678, что указывает на большую эффективность его архитектуры при решении данной конкретной задачи.

Таким образом, анализируя полученные результаты, можно сделать вывод, что из рассмотренных вариантов МП 1891BM7Я («Эльбрус-2С+») наилучшим образом подходит для применения в вычислителе МБРЛС, показывая при этом не только наименьшее время выполнения реального алгоритма обработки сигналов, но и наименьшие потери в производительности (по отношению к пиковому значению) при относительно частой смене векторных операций.

Преимуществом данного МП является также наличие современных интерфейсов при использовании в качестве моста микросхемы контроллера периферийных интерфейсов 1991Г1Я (КПИ 1).

По совокупности параметров для проекта был выбран МП «Эльбрус 2С+» (1891BM7) разработки ЗАО «МЦСТ». Преимуществом данного МП является более высокая производительность и наличие современных интерфейсов при использовании в качестве моста микросхемы контроллера периферийных интерфейсов 1991Г1Я (КПИ 1). Недостатком данного МП является более высокая потребляемая мощность. Это значительно усложняет отвод тепла при жестких массогабаритных ограничениях.

Блок-схема БЦВМ, отвечающая вышеуказанным требованиям, приведена на рис. 2, где показаны модуль ЦП, модуль ЦПРМ и модуль МКИО.




Рис. 2. Блок-схема БЦВМ

**Модуль ЦПРМ** – мезонинный модуль цифрового приемника на базе ПЛИС XC7K325, предназначенный для приёма и преобразования аналоговых сигналов с выходов приемных каналов радиомодуля на промежуточной частоте в цифровую форму и их дальнейшей обработки (цифрового квадратурного понижающего преобразования, формирования цифровых квадратур, фильтрации, децимации, предварительной сигнальной обработки согласно программируемой циклограмме).

**Модуль МКИО** (мультиплексный канал информационного обмена) – мезонинный модуль интерфейса магистрального последовательного систем электронных модулей (два канала с резервированием без подключения внешнего трансформатора) по ГОСТ Р 52070-2003.

#### 4. Реализация БЦВМ и ее характеристики

Предлагаемая реализация БЦВМ обеспечивает характеристики, приведенные в табл. 6.

Таблица 6. Характеристики БЦВМ

Наименование параметра	Значение
<b>Центральный процессор</b>	1891ВМ7Я
Частота	500 МГц
Число ядер	2 (Эльбрус) + 4E1core (DSP)
Кэш 1 уровня команд	64 Кбайт
Кэш 1 уровня данных	64 Кбайт
Кэш 2 уровня	2 МБ
Оперативная память	4 ГБ
Производительность	16 (при работе с 32 разрядными плавающими числами), GFLOPS
Жесткий диск (flash)	32 ГБ (с возможностью увеличения объема)
<b>Внутренние интерфейсы</b>	
PCIe слот ХМС	1.0 x 8
PCI слот РМС	33 МГц x 32 бита

Наименование параметра	Значение
<b>Внешние интерфейсы</b> Ethernet МКИО  RS485	1 Гбит/сек (один канал) по ГОСТ Р 52070-2003 с резервировани- ем (два канала) Скорость передачи до 1 Мбит/сек (три канала с возможностью наращивания)
<b>Аналоговый вход</b>  <i>Дискретные сигналы</i> Входные Выходные  <i>Дискретные сигналы</i> Исправность МБРЛС Исправность БЦВМ Сигнал начальной установки и переза- пуска Сигнал Авария Сигнал дистанционного включения/выключения	4 канала сигналов промежуточной частоты Частота дискретизации до 250 МГц (четыре канала)  6 каналов 6 каналов  1 канал 1 канал 1 канал 1 канал 1 канал
<b>Электропитание</b>	18–36 В, с сохранением работоспособности после воздействия импульсов повышенного напряжения до 40 В длительностью 20 мс
<b>Потребляемая мощность, Вт</b>	Не более 62
<b>Способ охлаждения</b>	Полностью кондуктивный
<b>Габариты, мм</b>	280 × 210 × 90
<b>Масса, кг</b>	5.5
<b>Средняя наработка на отказ в полете, ч</b>	9 000
<b>Срок службы, лет</b>	25

Структурная схема БЦВМ представлена на рис. 3.




Рис. 3. Структурная схема БЦВМ



## Операционная система

Операционная система (ОС) является одной из важнейших составных частей системного ПО любой современной БЦВМ. ОС должна в реальном масштабе времени отвечать на внешние события (время от регистрации события аппаратурой БЦВМ до момента вызова пользовательской процедуры обработки должно быть минимально). Планирование вычислений в ОС должно позволять немедленно приостанавливать низкоприоритетные задачи для исполнения задачи с более высоким приоритетом, готовой к исполнению в данный момент, для обеспечения гарантированного времени реакции на внешние или внутренние события в пользовательском программном обеспечении, а также для реализации требуемых циклограмм.

На момент создания БЦВМ на основе микропроцессора «Эльбрус-2С+» существовала только одна операционная система, полностью готовая к применению, – ОС «Эльбрус», предоставляемая ЗАО «МЦСТ». ОС «Эльбрус» создана на основе ядра широко распространённой ОС Linux (версия ядра 2.6.33) и обеспечивает многозадачный и многопользовательский режимы работы. Для поддержки всех возможностей, предоставляемых архитектурой «Эльбрус» и возможности работы в режиме реального времени специалистами ЗАО «МЦСТ» были разработаны особые механизмы управления процессами, виртуальной памятью, прерываниями, средствами синхронизации, а также поддержка тегированных вычислений.

ОС «Эльбрус» имеет средства тонкой настройки режима реального времени, посредством которых пользователь может управлять балансом между детерминированностью времени отклика системы и производительностью.

ОС «Эльбрус» наследует большинство программных интерфейсов от ОС Linux (включая интерфейс драйверов устройств). Это наследование позволяет программистам, знакомым с программированием в ОС Linux, довольно легко освоить создание программного обеспечения, работающего в среде ОС «Эльбрус». Наличие компилятора языков C/C++ с интерфейсом GNU C Compiler (gcc), стандартных утилит (make, automake, autoconf и т.д.) даёт возможность перенести на платформу «Эльбрус» многие программные средства для ОС Linux, распространяемые в исходных текстах.

## Библиотеки

ЗАО «МЦСТ» вместе с большим набором библиотек и утилит, унаследованных от ОС Linux, поставляет вместе с ОС «Эльбрус» высокопроизводительную математическую библиотеку *eml*, позволяющую пользователю в полной мере воспользоваться вычислительным потенциалом платформы «Эльбрус». Библиотека позволяет достигнуть максимальной производительности для программ, в которых используются:

- векторная арифметика;
- линейная алгебра;
- обработка сигналов;
- обработка изображений и видео;
- 2-х и 3-х мерная графика.

Библиотека *eml* снабжена информационной системой в формате HTML, содержащей полное описание интерфейсов библиотечных функций.

## Драйверы

ОС «Эльбрус» позволяет расширять функционал системы без внесения изменений в ядро (с последующей перекомпиляцией) посредством механизма загружаемых модулей ядра (драйверов). Драйверы обеспечивают пользовательское программное обеспечение интерфейсом с устройствами, подключаемыми к системе по высокоскоростным интерфейсам PCI и

PCI Express, а также другими коммуникационными средствами. Также возможно реализовывать дополнительные сервисы, требующие исполнения части кода на уровне ядра операционной системы (например, специфические файловые системы).

Программная архитектура механизма драйверов наследована от ОС Linux, но была доработана для режимов реального времени. Такой подход позволяет разрабатывать драйверы с переносимостью на уровне исходных кодов на разные платформы с ОС Linux с небольшими вариациями. Это позволяет, например, отлаживать драйвер на Intel-совместимом компьютере, а ближе к завершению работ перенести отладку на целевую машину.

В процессе создания программно-аппаратных комплексов на основе платформы «Эльбрус» были разработаны драйверы скоростного цифрового приёмника радиосигналов. Устройства встраиваются в систему посредством скоростного интерфейса PCI Express (в формате мезонинного модуля ХМС для тяжёлых условий применения), обеспечивающего передачу данных на скорости до 12 Гбит/с. Драйвер цифрового приёмника предоставляет прикладному программному обеспечению интерфейс управления устройством, а также интерфейс передачи по каналам DMA, обеспечивающие высокие скорости передачи данных (оцифрованного сигнала) без задействования ядер процессора для задач копирования, позволяя центральному процессору выполнять обработку ранее принятых данных и обслуживать задачи операционной системы.

При сравнении БЦВМ МБРЛС с другими БЦВМ, предлагаемыми на рынке (например, рядом БЦВМ, выпускаемых РПКБ), можно отметить следующие преимущества:

- высокая производительность, наличие кэш памяти первого и второго уровня достаточного объема, позволяющих эффективно загружать вычислительные конвейеры процессора;
- полностью кондуктивный отвод тепла, который дает возможность установки БЦВМ на разных носителях и повышает надежность устройства;
- малые массогабаритные характеристики, позволяющие устанавливать БЦВМ на малоразмерные летательные аппараты;
- наличие стандартных слотов ХМС и РМС для мезонинных модулей, позволяющих расширить функционал устройства без внесения серьезных конструкторских доработок;
- набор внешних интерфейсов с возможностью наращивания и добавления новых интерфейсов, обеспечивающих большой модернизационный потенциал БЦВМ.

### **Особенности конструкции БЦВМ**

Размещение вычислительных машин на борту БЛА накладывает ограничения на габаритные размеры и массу проектируемой вычислительной машины, что отражено в техническом задании. Для выполнения требования заказчика по модульному принципу построения изделия основные функциональные узлы были выполнены в форм-факторе «Евромеханика», при этом необходимо заметить, что размеры конструкции печатной платы составляют  $233.35 \times 160$  мм без учета разъемов. Габаритные размеры в этой же плоскости, заданные ТЗ, составляют  $280 \times 230$  мм. Кажущаяся достаточность свободного места в заданном объеме является обманчивой, так как в критичном размере 230 мм помимо самих плат модулей необходимо также разместить объединительную панель и разъемы, а также внешние стенки корпуса.

В результате проработки многочисленных компоновочных вариантов выбор был сделан в пользу конструкции, в которой внешние разъемы монтируются непосредственно в объединительную плату в зоне, свободной от слотов расширения. Такой подход в противовес традиционному, при котором разъемы крепятся на панель и монтируются проводами, либо размещаются на отдельной плате, позволяет значительно уменьшить занимаемый этим узлом объем, что в конечном итоге положительно сказывается на габаритах и массе изделия. Окончательно габаритные размеры удалось довести до  $280 \times 210 \times 90$  мм. Как видно из рис. 4, вы-

числительная машина сконструирована максимально плотно, насколько это допускают стандарты и специальные требования заказчика. Особенностью сборки узла, содержащего разъемы и объединительную плату, является использование для крепления разъемов пластин вместо гаек и шайб, а также особой последовательности операций при сборке, позволяющих избежать деформации платы и точно установить разъемы для обеспечения герметичности соединения. Внутренняя компоновка БЦВМ представлена на рис. 4.




Рис. 4. Внутренняя компоновка БЦВМ. Продольный разрез

Герметизация модуля осуществляется с помощью герметика, что позволяет сэкономить на дополнительных конструктивных элементах для установки прокладок.

Корпус БЦВМ представляет собой раму со съёмными торцевыми панелями и крышкой. На одной из панелей смонтирован узел разъемов и объединительная плата, другая панель выполняет только защитную функцию, замыкая внутренний объем. Детали корпуса изготавливаются фрезерованием из алюминиевых сплавов и имеют оребрение для улучшения отвода тепла.

### Обеспечение теплового режима

Задача конструирования и компоновки любого электронного устройства неразрывно связана с задачей обеспечения теплового режима электрорадиоэлементов (ЭРЭ), применяемых в нем. БЦВМ содержит значительное количество теплонагруженных микросхем, требующих интенсификации отвода тепла.

При построении компоновочной модели был выбран метод кондуктивного теплоотвода, что позволяет обеспечить требуемую надежность изделия. Суммарная рассеиваемая мощность элементов БЦВМ составляет 54 Вт. При этом около 45 % приходится на микросхему центрального процессора 1891ВМ7. Также на плате модуля процессора находится микросхема КПИ и другие теплонагруженные ЭРЭ. Суммарная мощность, приходящаяся на плату модуля процессора, составляет 60 % от общей. Также значительное количество тепла выделяет ЦПРМ (около 30 %), остальное приходится на модули питания. Последние размещены на дне корпуса и установлены на теплопроводящую пасту для отвода от них тепла. Отказ от стандартного конструктива «Евромеханика» несколько снижает универсальность, однако значительно снижает массу этого узла и улучшает тепловой режим.

Для отвода тепла от модуля процессора и модуля носителя мезонинов используется кондуктивный теплоотвод, выполненный по стандарту *Conduction-cooled Compact PCI*. Механическая фиксация и тепловой контакт обеспечивается клиновыми зажимами. Основной тепловой поток проходит по радиатору печатной платы, который служит одновременно и несущим элементом.

Отвод тепла модуля носителя мезонинов не представляет значительной сложности и выполнен в соответствии со стандартами. Несущий радиатор модуля максимально облегчен и выполнен из алюминиевого сплава.

Наибольшие трудности при конструировании вызвал модуль процессора. Из конструкторской документации на корпус микросхемы процессора 1891ВМ7 известно, что разброс высоты корпуса может достигать  $\pm 0.25$  мм, что в сочетании с естественным разбросом высоты монтажа может давать отклонение по высоте около  $\pm 0.35$  мм. Расчеты показали, что использование для компенсации этого отклонения теплопроводящих прокладок из эластичных материалов не позволяет обеспечить тепловой режим при заданных в ТЗ условиях. При этом механическая доработка (подгонка) деталей рассматривалась только как крайний вариант ввиду нетехнологичности данной операции. В результате было предложено использовать специально разработанный винт в сочетании со вставкой, запрессовываемой в радиатор. Конструкция радиатора модуля процессора представлена на рис. 5. Модуль процессорный в сборе с радиатором представлен на рис. 6. Модуль носителя мезонинов с радиатором и мезонинными модулями представлен на рис. 7.




Рис. 5. Радиатор модуля процессора



Рис. 6. Внешний вид модуля процессора с радиатором



Рис. 7. Модуль носителя мезонинов с радиатором и мезонинными модулями

Использование такой конструкции позволяет компенсировать зазор между радиатором и микросхемой, при этом исключается механическая доработка деталей. Качество теплового контакта винта с микросхемой обеспечивается использованием теплопроводящей пасты. Винт устанавливается с калиброванным моментом для исключения механического повреждения корпуса микросхемы. Теплопередача от винта на вставку обеспечивается применением резьбы с мелким шагом и теплопроводящим клеем, одновременно предотвращающим его отвинчивание. Вставка в свою очередь устанавливается в радиатор с натягом. Отвод тепла от остальных микросхем на радиатор осуществляется через теплопроводящие прокладки.

Расчет теплового режима изделия в целом выявил недостаточную эффективность отвода тепла через края радиатора на корпус. В связи с этим было принято решение об организации дополнительного теплового интерфейса модуля процессора с крышкой корпуса. Для этого на крышке предусмотрен технологический выступ, на который устанавливается теплопроводящая прокладка. Большая площадь контакта прокладки с радиатором обеспечивает низкое тепловое сопротивление, что в сочетании с теплоотводом через торцы радиатора позволяет обеспечить температуру кристалла микросхемы не выше  $+85\text{ }^{\circ}\text{C}$  (при температуре окружающей среды до  $+55\text{ }^{\circ}\text{C}$ ). Общий вид конструкции БЦВМ представлен на рис. 8.




Рис. 8. Общий вид БЦВМ и тепловой интерфейс модуля процессора

Тепловой расчет конструкции, выполненный в системе конечно-элементного анализа, показал допустимость тепловых режимов всех элементов БЦВМ. Сечение поля температуры через наиболее теплонагруженный участок показано на рис. 9.




Рис. 9. Сечение поля температуры через наиболее теплонагруженные элементы

Рассеивание тепла в окружающую среду осуществляется посредством ребрения корпуса и естественной конвекции.

Испытания БЦВМ на воздействия повышенной температуры показали правильность расчетов и допустимость теплового режима всех критических ЭРЭ.

В целом конструкция изделия соответствует заданным требованиям и выдерживает испытания. При этом достигнута оптимизация по массе и габаритам, что позволяет использовать аналогичные подходы к компоновке и в дальнейших разработках. Внешний вид БЦВМ представлен на рис. 10.



Рис. 10. Внешний вид БЦВМ

## 5. Состояние разработки и перспективы развития

В 2015 году были успешно проведены предварительные и межведомственные испытания БЦВМ, получена литера «О». В 2016 году должны закончиться Государственные испытания БЦВМ (в составе изделия).

Проведенный совместно с пользователями БЦВМ МБРЛС анализ загрузки по производительности показал, что ее величина уже сегодня достигает 60–80 %, а судя по зарубежным источникам, потребность в повышении быстродействия процессора будет только возрастать, поэтому существует необходимость оценки перспектив развития аппаратной платформы предлагаемой БЦВМ. Такая оценка важна и по той причине, что гибкость архитектуры БЦВМ на базе МП «Эльбрус» и КПИ позволяет создавать модификации БЦВМ, которые

обеспечат их применение практически в любых РЛС как гражданского, так и военного назначения.

### Пути повышения быстродействия БЦВМ

В предложенной архитектуре остаются два аппаратных блока, возможности которых следует рассмотреть для решения задачи повышения быстродействия. Это ПЛИС в модуле ЦПРМ и блоки DSP в процессоре.

### Использование ПЛИС для обработки данных

В ЦПРМ БЦВМ используется ПЛИС XC7K325 для приёма и преобразования аналоговых сигналов в цифровую форму и их дальнейшей обработки.

Общие внутренние ресурсы ПЛИС и их загрузка приведены в табл. 7 [3].

Таблица 7. Ресурсы ПЛИС

ПЛИС	Ресурсы	LUTs <sup>1</sup>	FFs <sup>2</sup>	DSP48 <sup>3</sup>	36k <sup>4</sup> Bram
XC7K325	Общие	203800	407600	840	445
	Загрузка	34100 (16 %)	41327 (10 %)	273 (32 %)	204 (45 %)

- 1 LUT (Look up table) 6 входная таблица преобразования  
 2 FF регистры  
 3 DSP48 25x18 умножитель или сумматор на 48 бит  
 4 36k Bram внутренняя память на 36Кбит

Рассмотрим производительность и необходимые ресурсы ПЛИС для выполнения операций умножения с плавающей точкой и БПФ (одинарной точности). Ресурсы ПЛИС, необходимые для выполнения вышеуказанных операций, приведены в табл. 8 [3].

Таблица 8. Ресурсы ПЛИС, необходимые для операций умножения и БПФ

ОР	Fmax	LUTs	FFs	DSP48	36k Bram
Умножение Dspmax <sup>1</sup>	462	79	123	3	0
Умножение Dspmed <sup>2</sup>	462	238	363	1	0
Умножение Dspnon <sup>3</sup>	516	571	672	0	0
Умножение Dspmed <sup>2</sup> (100 умножителей)	462	23800 (11 %)	36300 (8 %)	100 (11 %)	0
БПФ	249	6660 (3 %)	11200 (3 %)	54 (6 %)	52

- 1 алгоритм максимального использования DSP48  
 2 алгоритм среднего использования DSP48  
 3 алгоритм не использует DSP48

Исходя из общих ресурсов ПЛИС вполне можно достичь  $100 \times 0.462 = 46$  GFLOPS на операциях умножения с одинарной точностью. Но это пиковые значения в ситуации, когда есть данные для выполнения операций. Необходимая скорость подкачки данных:  $46 \times 4 \times 2 = 368$  ГБ/с (4 бита – размерность операндов, 2 – количество операндов на операцию).

Рассмотрим возможные каналы подкачки данных и их скорости. Каналы подкачки данных и их скорости приведены в табл. 9.

Таблица 9. Каналы подкачки данных и их скорости

Канал	Реальная скорость передачи, ГБ/с	Достижимая производительность, GFLOPS
PCIe 1.0 x8	1.5 (в обоих направлениях одновременно)	0.1875
DDR3 SDRAM (64 бита ширина памяти)	10 ГБ (в одном направлении)	1.25
Внутренняя память ПЛИС	Масштабируется, позволяет достичь пиковых значений	368

При сравнении этих данных с вышеприведенными данными по реальной производительности процессора «Эльбрус 2С+» можно сделать вывод об эффективности предварительной обработки массивов данных на ПЛИС с последующим выводом в память процессора обработанных данных относительно небольшого объема.

В то же время использование ПЛИС как сопроцессора обработки данных с подкачкой данных по шине PCIe не является эффективным.

### Использование DSP для обработки данных

В соответствии с табл. 4 потенциально можно добавить до 12 Гфлопс вычислительной мощности при использовании DSP-кластера МП «Эльбрус-2С+». Рассмотрим архитектуру DSP-кластера в структуре МП «Эльбрус-2С+», приведённой на рис. 1.

Данные передаются AXI-контроллером по четырем отдельным каналам (DMA-чтение, DMA-запись, I/O-чтение, I/O-запись), каждый из которых имеет пропускную способность 4 Гбайт/с и работает на частоте ядер «Эльбрус» и DSP (500 МГц). Реальная скорость передачи AXI-контроллера приведена в табл. 10 [4].

Таблица 10. Реальная скорость передачи AXI-контроллера

	DMA		I/O	
	Скорость передачи данных, Гбайт/с	Скорость передачи по отношению к пропускной способности каналов	Среднее время выполнения запроса в тактах	
			32 байта	64 байта
чтение	2.7	0.65 – 0.7	18	25
запись	3.2 – 4	0.8 – 1	11	22

Анализ вышеприведенных данных позволяет сделать вывод об эффективности использования DSP-кластера процессора «Эльбрус-2С+» на классе задач, который состоит из последовательности функций (этапов обработки), связанных друг с другом передачей относительно небольшого объема данных (общий объем принимаемых и промежуточных данных не более 512 КБ на 4 ядра), а сами программы обработки данных функций должны занимать объем не более 32 КБ (емкость ЗУ одного ядра DSP).



## Применение новых МП семейства «Эльбрус»

Применение МП «Эльбрус-4С» повысит производительность системы до 50 Гфлопс (32 разряда, одинарная точность), а в дальнейшем «Эльбрус-8С», «Эльбрус-16С» даст рост производительности до 1.6 Тбайт. В дополнение к указанным МП АО «МЦСТ» планирует выпустить контроллер периферийных устройств КПИ-2, со следующими характеристиками

- скорость обмена с процессором до 16ГБ/с;
- шина PCIe 2.0x16.

Это даст возможность проектировать цифровой приемник с частотой дискретизации аналоговых сигналов свыше 1 ГГц.

Выпуск БЦВМ на базе новейших МП потребует дальнейшего развития технологий, обеспечивающих снижение массогабаритных характеристик, эффективного отвода тепла для обеспечения требуемой надежности, а, кроме того, программного обеспечения, полностью удовлетворяющего требованиям поддержки реального времени функционирования.

## 6. Заключение

По результатам разработки могут быть сделаны следующие выводы:

1. Проведён анализ требований потребителей БЦВМ, предназначенной для использования в малогабаритных многофункциональных БРЛС, и сформированы технические требования к БЦВМ.
2. Разработана архитектура БЦВМ для малогабаритных БРЛС, удовлетворяющая сформированным техническим требованиям.
3. Разработана конструкция БЦВМ, обеспечивающая выполнение требований по массе, габаритам, потреблению и надёжности.
4. Изготовлены опытные образцы и проведены предварительные испытания БЦВМ с присвоением РКД литеры «О».
5. Проведён совместно с потребителями анализ возможностей БЦВМ и получены оценки загрузки при решении реальных задач БРЛС, которые показали высокую эффективность созданной БЦВМ.
6. Рассмотрены пути повышения производительности БЦВМ.
7. Изложены перспективы развития созданной программно-аппаратной платформы БЦВМ.

## Литература

1. Микросхема интегральная 1891ВМ7Я. РУКОВОДСТВО ПО ЭКСПЛУАТАЦИИ.
2. TMS320C66x DSP CPU and Instruction Set. Reference Guide. Literature Number: SPRUGH7 November 2010.
3. 7 Series FPGAs Overview DS180 (v1.7) July 6, 2011.
4. Исаев М. В., Костенко В. О., Поляков Н. Ю. Проблемы интеграции универсальных ядер архитектуры «ЭЛЬБРУС» и DSP-кластера в составе системы на кристалле // Вопросы радиоэлектроники. Серия ЭВТ. Вып. 3, 2010.

*Статья поступила в редакцию 01.07.16*

**Марьясин Андрей Владимирович**

заместитель генерального директора, главный конструктор института точной механики и вычислительной техники имени С. А. Лебедева РАН (119991, Москва, Ленинский пр., 51.), тел. (495) 649-12-70, e-mail: avmarjasin@ipmce.ru.

**Маниленко Иван Николаевич**

к.т.н., старший инженер отдела исследований и разработок института точной механики и вычислительной техники им. С. А. Лебедева РАН (119991, Москва, Ленинский пр., 51), тел. (495) 649-12-70, e-mail: inmanilenko@ipmce.ru.

**Михайлов Максим Анатольевич**

начальник отдела программного обеспечения института точной механики и вычислительной техники имени С. А. Лебедева РАН (119991, Москва, Ленинский пр., 51.), e-mail: mamikhajjlov@ipmce.ru.

**Перов Илья Алексеевич**

старший специалист отдела проектных решений института точной механики и вычислительной техники им. С. А. Лебедева РАН (119991, Москва, Ленинский пр., 51), тел. (495) 649-12-70, e-mail: iaperov@ipmce.ru.

**Самарин Олег Федорович**

к.т.н, с.н.с., начальник НИО ОАО «Корпорация «Фазотрон-НИИР» (123557, Москва, Электрический пер., 1), тел. 8-916-447-94-06, e-mail: nio6.fazotron@yandex.ru.

**Савостьянов Владимир Юрьевич**

к.т.н., доцент, начальник лаборатории ОАО «Корпорация «Фазотрон-НИИР» (123557, Москва, Электрический пер., 1), тел. (495) 955-1100, e-mail: info@phasotron.com.

**Ильин Евгений Михайлович**

д.ф.-м.н., профессор, ведущий аналитик инновационного технологического центра МГТУ им. Н. Э. Баумана (105005, Москва, 2-я Бауманская ул., д. 5, стр. 1), тел. (499) 263-68-46, e-mail: evgil45@mail.ru.

**Digital on-board computer for modern compact airborne radar**

**Andrey V. Marjasin, Ivan N. Manilenko, Maksim A. Mikhaylov, Ilya A. Perov, Oleg F. Samarin, Vladimir Yu. Savost'yanov, Evgene M. P'yin**

The analysis of customer requirements of on-board computer designed for small-size multi-function radar is carried out and technical requirements for the onboard computer are presented. Applicability of domestic microprocessors used in onboard computer is evaluated. Digital computer architecture and design are presented.

*Keywords:* onboard digital computer, digital computer architecture, microprocessor performance.