sibsutisВестник СибГУТИThe Herald of the Siberian State University of Telecommunications and Information Science1998-6920СибГУТИsibsutis-235Research ArticleСтатьиМетод синхронизации сложной последовательности группы управляющих сигналов запоминающих устройствSynchronization method of the complex control signals sequence for memory devicesШубинВ. В.ShubinV. V.shubin@nzpp.ruАО «НЗПП с ОКБ»; СибГУТИRussian Federation201624102022046876Copyright © Шубин В.В., 20222022Шубин В.В.Shubin V.V.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://vestnik.sibsutis.ru/jour/article/view/235

В статье представлен метод формирования сложной последовательности группы управляющих сигналов, синхронизованных во времени. Описаны проблемы оптимизации этих управляющих сигналов при разработке запоминающих устройств и связаннные с ними функциональные отказы. Предложенный подход позволяет объединить описанные принципы в метод формирования синхронных управляющих сигналов.

In this paper, synchronization method of the complex control signals sequence for memory devices is presented. Problems of optimization of the control signals when developing memory devices resulted in functional failures are considered. The proposed approach allows us to combine described principles in “Method of synchronous control signals formation”.

микросхемотехникаКМОПпроектированиезапоминающие устройстваmicro-circuitryCMOSIS designmemory devicesReferencesШубин В.В. Особенности конструктивной оптимизации параметров КМОП ЗУ // Микроэлектроника. 2010. Т. 39, № 4, С. 303-309.Шубин В.В. Особенности конструктивной оптимизации параметров КМОП ЗУ // Микроэлектроника. 2010. Т. 39, № 4, С. 303-309.Dan Clein. CMOS IC LAYOUT. Concepts, Methodologies and Tools / Dan Clein // Newnes. 2000.Dan Clein. CMOS IC LAYOUT. Concepts, Methodologies and Tools / Dan Clein // Newnes. 2000.R. Jacob Baker, CMOS, Mixed-Signal Circuit Design. Wiley, July 4, 2002.R. Jacob Baker, CMOS, Mixed-Signal Circuit Design. Wiley, July 4, 2002.Кармазинский А.М. Синтез принципиальных схем цифровых элементов на МДП-транзисторах. М.: Радио и связь. 1983.Кармазинский А.М. Синтез принципиальных схем цифровых элементов на МДП-транзисторах. М.: Радио и связь. 1983.R Jacob Baker. CMOS. Circuit Design, Layout, and Simulation // IEEE Press. 2005.R Jacob Baker. CMOS. Circuit Design, Layout, and Simulation // IEEE Press. 2005.Joo-Sun Choi, KwIyro Lee. Design of CMOS Tapered Buffer for Minimum Power-Delay Product // IEEE JOURNAL OF SOLID-STATE CIRCUITS. 1994. V. 29. № 9. P. 143-145.Joo-Sun Choi, KwIyro Lee. Design of CMOS Tapered Buffer for Minimum Power-Delay Product // IEEE JOURNAL OF SOLID-STATE CIRCUITS. 1994. V. 29. № 9. P. 143-145.Yong-Bin Kim. CMOS VLSI Layout Artwork Design and Lab // MyCAD Press, a division of MyCAD, Inc. Sunnyvale, California 940, 2002.Yong-Bin Kim. CMOS VLSI Layout Artwork Design and Lab // MyCAD Press, a division of MyCAD, Inc. Sunnyvale, California 940, 2002.Шубин В.В. Принципы формирования надёжной синхронизации управляющих сигналов ЗУ // Информатика и проблемы телекоммуникаций, Российская научно-техническая конференция, Материалы конференции, Том 1, Новосибирск, 2011, с. 544-546.Шубин В.В. Принципы формирования надёжной синхронизации управляющих сигналов ЗУ // Информатика и проблемы телекоммуникаций, Российская научно-техническая конференция, Материалы конференции, Том 1, Новосибирск, 2011, с. 544-546.J.M. Rabaey, A. Chandrakasan, B. Nikolic, Digital Integrated Circuits, A Design Perspective, 2nd Prentice Hall, Englewood Cliffs, NJ, 2002.J.M. Rabaey, A. Chandrakasan, B. Nikolic, Digital Integrated Circuits, A Design Perspective, 2nd Prentice Hall, Englewood Cliffs, NJ, 2002.Simon Naykin, Michael Moher, Introduction to Analog and Digital Communications // John Wiley & Sons, Inc., Second Edition. 2007.Simon Naykin, Michael Moher, Introduction to Analog and Digital Communications // John Wiley & Sons, Inc., Second Edition. 2007.Alan Hastings, The Art of ANALOG LAYOUT. Pearson, 2006.Alan Hastings, The Art of ANALOG LAYOUT. Pearson, 2006.J. Uyemura. CMOS Logic Circuit Design / Kluwer Academic Publishers, 1999. ISBN 0-79238452-0J. Uyemura. CMOS Logic Circuit Design / Kluwer Academic Publishers, 1999. ISBN 0-79238452-0

The authors declare that there are no conflicts of interest present.