sibsutisВестник СибГУТИThe Herald of the Siberian State University of Telecommunications and Information Science1998-6920СибГУТИsibsutis-384Research ArticleСтатьиПрактическое применение методов теоретической оценки вычислительной способности для процессоров Intel серии P5Practical application of theoretical estimation methods of computational power for Intel processor P5 seriesРакитскийА. А.RakitskiyA. ..rakitsky.anton@gmail.comСибГУТИRussian Federation201226102022045061Copyright © Ракитский А.А., 20222022Ракитский А.А.Rakitskiy A...Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://vestnik.sibsutis.ru/jour/article/view/384

В работе Рябко Б.Я. «An information-theoretic approach to estimate the capacity of processing units» предложен новый подход к определению вычислительной способности компьютеров и им подобных устройств (кластеров, мобильных телефонов и т.п.). В статье этот метод используется для определения вычислительной способности компьютеров на базе процессоров семейства Intel, а также для сравнительного анализа влияния различных характеристик компьютеров на эту величину.

In Ryabko’s paper «Information-theoretic approach to estimate the capacity of processing units» was presented a new approach of evaluating computational power of computers and other similar devices (clusters, mobile phones etc.). In the article, this method is used for evaluation of computational power for Intel processors as well as for the comparative analysis of the influence of different characteristics of computers on this value.

производительностьвычислительная способностьcomputational powerperformanceReferencesRyabko B. An information-theoretic approach to estimate the capacity of processing units // Performance Evaluation. 2012. V. 69, P. 267-273.Ryabko B. An information-theoretic approach to estimate the capacity of processing units // Performance Evaluation. 2012. V. 69, P. 267-273.Shannon C. E. A mathematical theory of communication // Bell Sys. Tech. J. 1948. V. 27, P. 379-423, P. 623-656.Shannon C. E. A mathematical theory of communication // Bell Sys. Tech. J. 1948. V. 27, P. 379-423, P. 623-656.Intel x86 Quick Reference Instruction Manual - 8086/80186/80286/80386/80486. URL: http://www.intel-assembler.it/portale/5/x86-instruction-reference-manual/x86-instruction-reference-manual.asp (Дата обращения: 04.12.2012).Intel x86 Quick Reference Instruction Manual - 8086/80186/80286/80386/80486. URL: http://www.intel-assembler.it/portale/5/x86-instruction-reference-manual/x86-instruction-reference-manual.asp (Дата обращения: 04.12.2012).Касперски К. Секреты поваров компьютерной кухни или ПК: решение проблем. BHV, 2003. 560 c.Касперски К. Секреты поваров компьютерной кухни или ПК: решение проблем. BHV, 2003. 560 c.Fog A. Lists of instruction latencies, throughputs and microoperation breakdowns for Intel, AMD and VIA CPUs. Copenhagen University College of Engineering. 2012. URL: http://www.agner.org/optimize/ (Дата обращения: 04.12.2012).Fog A. Lists of instruction latencies, throughputs and microoperation breakdowns for Intel, AMD and VIA CPUs. Copenhagen University College of Engineering. 2012. URL: http://www.agner.org/optimize/ (Дата обращения: 04.12.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 1: Basic Architecture. Intel Corp. URL: http://www.intel.ru/content/www/ru/ru/architecture-and-technology/64-ia-32-architectures-software-developer-vol-1-manual.html (Дата обращения: 04.12.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 1: Basic Architecture. Intel Corp. URL: http://www.intel.ru/content/www/ru/ru/architecture-and-technology/64-ia-32-architectures-software-developer-vol-1-manual.html (Дата обращения: 04.12.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 2. Intel Corp. URL: http://www.intel.ru/content/www/us/en/architecture-and-technology/64-ia-32-architectures-software-developer-vol-2a-2b-instruction-set-a-z-manual.html (Дата обращения: 15.03.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 2. Intel Corp. URL: http://www.intel.ru/content/www/us/en/architecture-and-technology/64-ia-32-architectures-software-developer-vol-2a-2b-instruction-set-a-z-manual.html (Дата обращения: 15.03.2012).Tanenbaum A.S. Structured computer organization. Prentice Hall PTR, 2001. 514 p.Tanenbaum A.S. Structured computer organization. Prentice Hall PTR, 2001. 514 p.Marr D. T., Binns F., Hill D. L., Hinton G., Koufaty D. A., Miller J. A. and Upton M. Hyper-threading technology architecture and microarchitecture // Intel Technology Journal. 2001. V. 06, Issue 01.Marr D. T., Binns F., Hill D. L., Hinton G., Koufaty D. A., Miller J. A. and Upton M. Hyper-threading technology architecture and microarchitecture // Intel Technology Journal. 2001. V. 06, Issue 01.

The authors declare that there are no conflicts of interest present.