sibsutisВестник СибГУТИThe Herald of the Siberian State University of Telecommunications and Information Science1998-6920СибГУТИsibsutis-418Research ArticleСтатьиТеоретическая оценка вычислительной способности процессоров IntelTheoretical evaluation of computational power of Intel processorsРакитскийА. А.RakitskiyA. ..rakitsky.anton@gmail.comСибГУТИRussian Federation201326102022032945Copyright © Ракитский А.А., 20222022Ракитский А.А.Rakitskiy A...Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://vestnik.sibsutis.ru/jour/article/view/418

В представленной статье описывается применение инновационного метода теоретиче-ской оценки производительности процессоров и вычислительных систем к основным процессорам Intel. Данный метод основан на определении вычислительной способности процессора – характеристики, базирующейся на основных понятиях теории информации, он применяется здесь для определения вычислительной способности большинства основ-ных процессоров Intel (от 80486 до Core 2 Duo). На основе полученных значений характе-ристики приводится сравнительный анализ рассмотренных процессоров, а также предла-гается сравнение вычислительной способности со значениями общепризнанных бенчмарков.

In this paper, we describe the application of innovative method of theoretical benchmark test of processors and computing systems to major Intel processors. This method is based on determin-ing the computational power of the processor – characteristic based on the basic concepts of in-formation theory. This method is applied to determine computational power of the main Intel processors (from 80486 to Core 2 Duo). Based on the characteristic values the processors are compared with each other and the final results are compared with the generally accepted benchmark.

производительностьвычислительная способностьperformancecomputational powerReferencesRyabko B. An information-theoretic approach to estimate the capacity of processing units // Per-formance Evaluation. 2012. V. 69, P. 267-273Ryabko B. An information-theoretic approach to estimate the capacity of processing units // Per-formance Evaluation. 2012. V. 69, P. 267-273Shannon C. E. A mathematical theory of communication // Bell Sys. Tech. J. 1948. V. 27, P. 379-423, P. 623-656.Shannon C. E. A mathematical theory of communication // Bell Sys. Tech. J. 1948. V. 27, P. 379-423, P. 623-656.Ракитский А. А. Практическое применение методов теоретической оценки вычислитель-ной способности для процессоров Intel P5 // Вестник СибГУТИ. 2012.4. С. 50-61.Ракитский А. А. Практическое применение методов теоретической оценки вычислитель-ной способности для процессоров Intel P5 // Вестник СибГУТИ. 2012.4. С. 50-61.Intel x86 Quick Reference Instruction Manual 8086/80186/80286/80386/80486. URL: http://www.intel-assembler.it/portale/5/x86-instruction-reference-manual/x86-instruction-reference-manual.asp (Дата обращения: 04.12.2012).Intel x86 Quick Reference Instruction Manual 8086/80186/80286/80386/80486. URL: http://www.intel-assembler.it/portale/5/x86-instruction-reference-manual/x86-instruction-reference-manual.asp (Дата обращения: 04.12.2012).Касперски К. Секреты поваров компьютерной кухни или ПК: решение проблем. BHV, 2003. 560 c.Касперски К. Секреты поваров компьютерной кухни или ПК: решение проблем. BHV, 2003. 560 c.Fog A. The microarchitecture of Intel, AMD and VIA CPUs An optimization guide for assem-bly programmers and compiler makers. Copenhagen University College of Engineering. 2012-02-29. URL: http://www.agner.org/optimize/ (Дата обращения: 04.12.2012).Fog A. The microarchitecture of Intel, AMD and VIA CPUs An optimization guide for assem-bly programmers and compiler makers. Copenhagen University College of Engineering. 2012-02-29. URL: http://www.agner.org/optimize/ (Дата обращения: 04.12.2012).Fog A. Lists of instruction latencies, throughputs and microoperation breakdowns for Intel, AMD and VIA CPUs. Copenhagen University College of Engineering. 2012. URL: http://www.agner.org/optimize/ (Дата обращения: 04.12.2012).Fog A. Lists of instruction latencies, throughputs and microoperation breakdowns for Intel, AMD and VIA CPUs. Copenhagen University College of Engineering. 2012. URL: http://www.agner.org/optimize/ (Дата обращения: 04.12.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 1: Basic Architecture. Intel Corp. URL: http://www.intel.ru/content/www/ru/ru/architecture-and-technology/64-ia-32-architectures-software-developer-vol-1-manual.html (Дата обращения: 04.12.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 1: Basic Architecture. Intel Corp. URL: http://www.intel.ru/content/www/ru/ru/architecture-and-technology/64-ia-32-architectures-software-developer-vol-1-manual.html (Дата обращения: 04.12.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 2. Intel Corp. URL: http://www.intel.ru/content/www/us/en/architecture-and-technology/64-ia-32-architectures-software-developer-vol-2a-2b-instruction-set-a-z-manual.html (Дата обращения: 15.03.2012).Intel 64 and IA-32 Architectures Software Developers Manual Volume 2. Intel Corp. URL: http://www.intel.ru/content/www/us/en/architecture-and-technology/64-ia-32-architectures-software-developer-vol-2a-2b-instruction-set-a-z-manual.html (Дата обращения: 15.03.2012).Tanenbaum A.S. Structured computer organization. Prentice Hall PTR, 2001. 514 p.Tanenbaum A.S. Structured computer organization. Prentice Hall PTR, 2001. 514 p.Marr D. T., Binns F., Hill D. L., Hinton G., Koufaty D. A., Miller J. A. and Upton M. Hyper-threading technology architecture and microarchitecture // Intel Technology Journal. 2001. V. 06, Issue 01.Marr D. T., Binns F., Hill D. L., Hinton G., Koufaty D. A., Miller J. A. and Upton M. Hyper-threading technology architecture and microarchitecture // Intel Technology Journal. 2001. V. 06, Issue 01.

The authors declare that there are no conflicts of interest present.