sibsutisВестник СибГУТИThe Herald of the Siberian State University of Telecommunications and Information Science1998-6920СибГУТИ10.55648/1998-6920-2025-19-1-65-79sibsutis-803Research ArticleСтатьиАппаратная реализация метода улучшения различимости объектов на изображениях, полученных в условиях недостаточной видимостиHardware Implementation of a Method for Improving Object Discernibility In Poor Visibility Conditions Imageshttps://orcid.org/0000-0002-6829-3474МихайлюкЮрий ПетровичMickhayluckYuri

канд. техн. наук, доцент, заведующий кафедрой "Электронная техника" Севастопольского государственного университета

cad. of tech. sc., docent, head of "Electronic engineering" department

ypmikhaylyuk@sevsu.ruhttps://orcid.org/0000-0003-2445-1140НачаровДенис ВладимировичNacharovDenis

канд. техн. наук, доцент кафедры "Электронная техника" Севастопольского государственного университета

cad. of tech. sc., docentof "Electronic engineering" department

d.v.nacharov@sevsu.ruСевастопольский государственный университетРоссияSevastopol State University (SevSU)Russian Federation202521032025191Вестник СибГУТИ6579Copyright © Михайлюк Ю.П., Начаров Д.В., 20252025Михайлюк Ю.П., Начаров Д.В.Mickhayluck Y., Nacharov D.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://vestnik.sibsutis.ru/jour/article/view/803

В исследовании кратко охарактеризованы особенности искажений и способы улучшения изображений, полученных в условиях недостаточной видимости, предложен вариант аппаратной реализации метода улучшения различимости объектов на цифровыхизображениях, полученных в условиях недостаточной видимости. В качестве результатов приведены описания аппаратных блоков, необходимых для реализации метода, и структурная схема, включающая блоки видеокамеры, монитора, оперативной памяти инабор модулей, реализуемых с помощью программируемой логической интегральной схемы. Приведены RTL-схемы и фрагменты Verilog-описаний аппаратных модулей системы.

Introduction: Poor visibility conditions images key features and ways of their improvement are briefly described. Main part: hardware implementation of poor visibility conditions images improvement method is presented. Results: hardware units utilized for image improvement methods are described; block diagram of hardware implementation includes video camera, display, random access memory and module set that is implemented with field programmable gate arrays; RTL-view and Verilog descriptions of hardware modules are presented. 

обработка изображенийаппаратная реализация алгоритмовVerilogвидимостьконтрастлинейное контрастированиетумандымкаПЛИСулучшение качестваimage processingalgorithm hardware implementationVerilogvisibilitycontrastlinear contrast enhancementfogmistFPGAquality improvementReferencesМихайлюк Ю. П., Начаров Д. В. Метод улучшения различимости объектов на цифровых изображениях, полученных в условиях недостаточной видимости // Журнал радиоэлектроники [электронный журнал]. 2015. No6.Mickhayluck Yu.P., Nacharov D.V. Metod uluchsheniya razlichimosti ob’ectov na cifrovykh izobrajeniyakh, poluchennykh v usloviyakh nedostatochnoi vidimosti [Objects discernibility improvement on the digital images recorded in poor visibility conditions]. Jurnal radioelec-troniki. 2015. no. 6.He K., Sun J., Tang X. Single Image Haze Removal Using Dark Channel Prior // Proc. of the 2009 IEEE Conference on Computer Vision and Pattern Recognition, 2009. P. 1956–1963.Cyclone V Device Overview : technical description, available at: https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_51001.pdf (accessed 20.04.2023).Tarel J. -P., Hautiere N., Caraffa L., Cord A., Halmaoui H., Gruyer D. Vision Enhancement in Homogeneous and Heterogeneous Fog // IEEE Intelligent Transportation Systems Magazine. 2012. V. 4, Is. 2, P. 6–20.ADV7123 : technical description, available at: http://www.analog.com/media/en /technical-documentation/data-sheets/ADV7123.pdf (accessed 20.04.2023).Duminil A., Tarel J. -P., Brémond R. Single Image Atmospheric Veil Removal Using New Priors // Proc. of the 2021 IEEE International Conference on Image Processing (ICIP). 2021. P. 1719–1723.Altera Phase-Locked Loop IP Core User Guide : technical description, available at: https://www.altera.com/en_US/pdfs/literature/ug/altera_pll.pdf (accessed 20.04.2023)Zhang J., Li F., Kang M., Luo X., Zhao J., Xiao Ch., Du H., Wang H. A Method of Image Dehazing Based on Atmospheric Veil Prediction by ResNet // Proc. of the 2nd Workshop on User-centric Narrative Summarization of Long Videos. 2023. P. 17–24.Kumar A. K., Jeevaratnam N., Patnaik S. On-Chip Memory for Image Processing Applications Based on FPGA // International conference on Signal Processing, Communication, Power and Embedded System. Odisha, India. 2016. P.1598–1602.Varalakshmi J., Jose D., Kumar P. N. FPGA Implementation of Haze Removal Technique Based on Dark Channel Prior // Computational Vision and Bio-Inspired Computing (ICCVBIC 2021), 2021. P. 624–630.Licciardo G.D., Cappetta C., Di Benedetto L. FPGA Optimization of Convolution-based 2D Filtering Processor for Image Processing // 8th Computer Science and Electronic Engineering Conference. Colchester, UK. 2016. P.180–185.Cyclone V Device Overview : technical description [Электронный ресурс]. URL: https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_51001.pdf (дата обращения: 20.04.2023).Cyclone V Device Overview : technical description [Электронный ресурс]. URL: https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_51001.pdf (дата обращения: 20.04.2023).ADV7123 technical description [Электронный ресурс]. URL: http://www.analog.com/media/en/technical-documentation/data-sheets/ADV7123.pdf (дата обращения: 20.04.2023).ADV7123 technical description [Электронный ресурс]. URL: http://www.analog.com/media/en/technical-documentation/data-sheets/ADV7123.pdf (дата обращения: 20.04.2023).Altera Phase-Locked Loop IP Core User Guide : technical description [Электронный ресурс] URL:https://www.altera.com/en_US/pdfs/literature/ug/altera_pll.pdf (дата обращения: 20.04.2023)Altera Phase-Locked Loop IP Core User Guide : technical description [Электронный ресурс] URL:https://www.altera.com/en_US/pdfs/literature/ug/altera_pll.pdf (дата обращения: 20.04.2023)Kumar A. K., Jeevaratnam N., Patnaik S. On-Chip Memory for Image Processing Applications Based on FPGA // Proc. of the International conference on Signal Processing, Communication, Power and Embedded System, 2016. P.1598–1602.Kumar A. K., Jeevaratnam N., Patnaik S. On-Chip Memory for Image Processing Applications Based on FPGA // Proc. of the International conference on Signal Processing, Communication, Power and Embedded System, 2016. P.1598–1602.Licciardo G. D., Cappetta C., Di Benedetto L. FPGA Optimization of Convolution-based 2D Filtering Processor for Image Processing // Proc. of the 8th Computer Science and Electronic Engineering Conference, 2016. P.180–185Licciardo G. D., Cappetta C., Di Benedetto L. FPGA Optimization of Convolution-based 2D Filtering Processor for Image Processing // Proc. of the 8th Computer Science and Electronic Engineering Conference, 2016. P.180–185

The authors declare that there are no conflicts of interest present.