Synchronization method of the complex control signals sequence for memory devices
Abstract
References
1. Шубин В.В. Особенности конструктивной оптимизации параметров КМОП ЗУ // Микроэлектроника. 2010. Т. 39, № 4, С. 303-309.
2. Dan Clein. CMOS IC LAYOUT. Concepts, Methodologies and Tools / Dan Clein // Newnes. 2000.
3. R. Jacob Baker, CMOS, Mixed-Signal Circuit Design. Wiley, July 4, 2002.
4. Кармазинский А.М. Синтез принципиальных схем цифровых элементов на МДП-транзисторах. М.: Радио и связь. 1983.
5. R Jacob Baker. CMOS. Circuit Design, Layout, and Simulation // IEEE Press. 2005.
6. Joo-Sun Choi, KwIyro Lee. Design of CMOS Tapered Buffer for Minimum Power-Delay Product // IEEE JOURNAL OF SOLID-STATE CIRCUITS. 1994. V. 29. № 9. P. 143-145.
7. Yong-Bin Kim. CMOS VLSI Layout Artwork Design and Lab // MyCAD Press, a division of MyCAD, Inc. Sunnyvale, California 940, 2002.
8. Шубин В.В. Принципы формирования надёжной синхронизации управляющих сигналов ЗУ // Информатика и проблемы телекоммуникаций, Российская научно-техническая конференция, Материалы конференции, Том 1, Новосибирск, 2011, с. 544-546.
9. J.M. Rabaey, A. Chandrakasan, B. Nikolic, Digital Integrated Circuits, A Design Perspective, 2nd Prentice Hall, Englewood Cliffs, NJ, 2002.
10. Simon Naykin, Michael Moher, Introduction to Analog and Digital Communications // John Wiley & Sons, Inc., Second Edition. 2007.
11. Alan Hastings, The Art of ANALOG LAYOUT. Pearson, 2006.
12. J. Uyemura. CMOS Logic Circuit Design / Kluwer Academic Publishers, 1999. ISBN 0-79238452-0
Review
For citations:
Shubin V.V. Synchronization method of the complex control signals sequence for memory devices. The Herald of the Siberian State University of Telecommunications and Information Science. 2016;(4):68-76. (In Russ.)