Electrostatic discharge protection of input/output pads of sub-micron high-voltage CMOS integrated circuits
Abstract
Approaches to protect sub-micron high-voltage (HV) CMOS integrated circuits (IC) and their input-output IC pads (I/O pads) against electrostatic discharge (ESR) are analyzed. Basic design principles for HV CMOS I/O pad layout are proposed. A simulation of ECR protection effects for HV CMOS I/O pads is performed. The results obtained in the simulation meet 2 kV requirements for ESR protection of HV CMOS IC devices.
About the Authors
M. S. Karpovich
SibIS LLC
Russian Federation
Russian Federation
V. D. Lys
SibIS LLC
Russian Federation
Russian Federation
References
1. Волков С., Ефишин А., Морозов С., Соколов С. Проблема электростатического разряда и современные методы защиты интегральных схем от него. Часть 1. // CHIP INFO. URL: http://www.chipinfo.ru/literature/chipnews/200307/8.html (дата обращения: 19.10.2014).
2. Ajith Amerasekera, Charvaka Duvvury ESD in Silicon Integrated Circuits, 2nd Edition // John Wiley & Sons, 2002, 421 p.
3. Строгонов А., Горлов М. Воздействие электростатических разрядов на интегральные схемы // Компоненты и технологии, 2008, №3, с. 188-192.
4. Строгонов А., Козьяков Н. Проектирование КМОП ИС с защитой от ЭСР в САПР TannerPro // Компоненты и технологии, 2008, №2, с. 126-130.
5. Карпович М.С., Лебедев Ю.П. Особенности проектирования топологии дифференциальных пар и токовых зеркал базовых сложно функциональных блоков субмикронных интегральных микросхем типа «система-на-кристалле» // Вестник СибГУТИ, 2012, №3, с.40-49.
Review
For citations:
Karpovich M.S., Lys V.D. Electrostatic discharge protection of input/output pads of sub-micron high-voltage CMOS integrated circuits. The Herald of the Siberian State University of Telecommunications and Information Science. 2015;(3):55-65. (In Russ.)
Views:
179
Email this article 